Entrada e saída

Um sensor produz um bloco de dados e o CPU precisa de o recolher antes de o buffer voltar a encher. O controlador expõe comandos, estado e dados e faz a ponte entre o dispositivo e o sistema. Polling, interrupções e DMA repartem de formas diferentes o trabalho de consultar, transferir e notificar.

Interface com o controlador

Registos de comando iniciam ações; de estado indicam pronto, ocupado ou erro; de dados transportam informação. Em memory-mapped I/O, ocupam endereços no espaço de memória; em I/O isolado, usam instruções ou um espaço de portas próprio.

Uma leitura de registo pode ter efeito, como remover um item de uma fila. Não trates um acesso a I/O automaticamente como uma leitura comum que o compilador ou a cache pode eliminar/reordenar. A plataforma define permissões, ordenação e zonas não cacheáveis.

Um barramento partilhado dá acesso alternado aos participantes. Ligações ponto a ponto e pontes podem permitir tráfegos simultâneos, mas cada caminho tem largura e limites. A taxa do periférico não implica que todo o percurso suporte essa taxa.

Varrimento periódico

Se uma consulta custa $C$ ciclos e se repete a cada $P$ ciclos, a fração do CPU é $C/P$. Com $C=200$ e $P=10000$, são 2%. Mesmo que apenas metade das consultas encontre dados, o CPU paga todas. A atividade do dispositivo e a ocupação do CPU têm denominadores diferentes.

Em polling, o CPU consulta o estado e, quando necessário, transfere dados. Um ciclo de espera ativa consulta repetidamente; um varrimento periódico executa consultas a intervalos definidos. Não são o mesmo custo.

Se o periférico pode receber R bytes/s e armazena blocos de B bytes, são no máximo $q=R/B$ blocos/s. Com um só bloco de armazenamento, o intervalo de consulta não pode exceder $B/R$ no modelo ideal; atraso do serviço também deve caber na margem disponível.

Para 16000 bits/s e blocos 400 bits: 40 blocos/s e intervalo 25 ms. Se cada consulta custa 300 ciclos num CPU a 2 GHz, a ocupação por consultas é $40\times300/(2\times10^9)=0,000006$, isto é 0,0006%. Conta separadamente a transferência se esse custo ainda não a inclui. O vídeo acompanha a relação entre taxa de chegada, tamanho do bloco e período de consulta.

Abrir no YouTube

Interrupções

O dispositivo notifica o CPU quando precisa de serviço. O CPU conserva o estado necessário, identifica a origem, executa uma rotina e retoma a tarefa interrompida. Prioridades, máscara e possibilidade de interrupções aninhadas definem quem espera e quem pode interromper quem.

Com atividade média de 10% no exemplo anterior, chegam 4 blocos/s e há 4 interrupções/s. O polling exigiria 40 consultas/s para suportar o máximo.

Contudo, uma rotina de interrupção pode custar mais do que uma consulta.

Se polling custa $q_pc_p$ ciclos/s e interrupções custam $u q_{max}c_i$, o ponto de igualdade é:

$$u=\frac{q_pc_p}{q_{\max}c_i}.$$

Com $q_p=q_{\max}$, consulta 400 ciclos e interrupção 600, interrupções gastam menos abaixo de $u=2/3$. Isso compara custo de CPU; não prova que a latência ou a capacidade sejam suficientes.

O vídeo mostra o desvio para a rotina de interrupção e a retoma da tarefa interrompida.

Abrir no YouTube

Latência de comunicação e tamanho da mensagem

Uma ligação com maior taxa pode ter maior custo fixo por mensagem. Num modelo sem sobreposição, o tempo completo de uma mensagem de $B$ bytes é:

$$t(B)=t_{\rm envio}+t_{\rm ligação}+t_{\rm receção}+\frac{B}{R}.$$

$R$ mede bytes por segundo; as outras parcelas são atrasos, não taxas. Compara duas redes do mesmo modelo docente, com unidades decimais:

Parcela	Rede A	Rede B
Taxa de transmissão	1,125 MB/s	10 MB/s
Envio por software	200 μs	207 μs
Ligação	21 μs	56 μs
Receção por software	241 μs	360 μs

Os custos fixos somam 462 μs em A e 623 μs em B. Cada byte demora $8/9$ μs em A e 0,1 μs em B. Para 250 bytes, os tempos são aproximadamente 684,22 μs e 648 μs: B termina primeiro apesar do custo fixo maior.

Para saber onde muda a escolha, iguala os tempos, todos em μs:

$$462+\frac89B=623+0,1B.$$

A diferença fixa é 161 μs; cada byte reduz a vantagem de A em $8/9-0,1=71/90$ μs. Logo:

$$B=\frac{161\times90}{71}\approx204,085\ \text{bytes}.$$

Para tamanhos inteiros, A é mais rápida até 204 bytes e B a partir de 205. Esse limiar depende destes custos e do modelo sem sobreposição; não é uma propriedade universal de redes rápidas. Se envio, transferência e receção se sobrepuserem, segue o caminho crítico em vez de somar todos os tempos.

DMA

Se preparar e concluir uma transferência custa 500 ciclos e transferir por programa custa 4 ciclos por byte, os custos igualam-se em $500/4=125$ bytes. Acima desse tamanho, o custo de CPU do DMA é menor neste modelo, antes de considerar contenção e sobreposição.

O CPU configura origem/destino, tamanho e direção; o controlador transfere diretamente entre dispositivo e memória; uma interrupção ou outro mecanismo assinala o fim. O CPU paga preparação e conclusão, mas não uma operação por palavra.

Para taxa R bytes/s, blocos de B bytes, custo c ciclos por transferência e frequência f, o número de transferências por segundo é $R/B$ e a fração de CPU é:

$$u_{\rm CPU}=\frac{R}{B}\frac{c}{f}.$$

Com dois discos de 100 MB/s cada, 1800 ciclos de preparação e 200 de conclusão, CPU 2 GHz e limite 1%, a taxa agregada é $R=200\times10^6$ e $c=2000$:

$$B\ge\frac{200\times10^6\times2000}{0,01\times2\times10^9}=20000\ \text{bytes}=20\ \text{kB}.$$

São unidades decimais. Reduzir o bloco aumenta o número de transferências; mais dispositivos ativos aumentam o custo agregado.

DMA e dados em cache

DMA de entrada pode escrever na RAM enquanto o CPU conserva uma cópia antiga em cache. DMA de saída pode ler RAM antiga enquanto uma linha WB dirty contém dados novos.

Antes de DMA de saída, descarrega as linhas dirty relevantes e respeita a ordenação exigida. Para entrada, assegura que nenhuma linha dirty velha volta a sobrescrever os dados recebidos e invalida as cópias antigas no momento definido pela plataforma. Em hardware coerente, o protocolo pode realizar parte desse trabalho. Não uses um simples invalidate como substituto de um clean necessário.

O sistema operativo costuma gerir essas condições, o mapeamento e a vida dos buffers. O programa deve respeitar quem possui o buffer durante a transferência, porque alterar dados enquanto o dispositivo os usa pode produzir resultados inconsistentes.

Custo, latência e limite de taxa

DMA liberta tempo de CPU, mas usa interligador e memória. Preparação pode dominar blocos pequenos; interrupções muito frequentes podem saturar o CPU. Calcula separadamente taxa de bytes, taxa de transferências, ciclos por transferência e latência de um pedido. São medidas de aspetos diferentes.